|
Description RTL de blocs en VHDL et Verilog.
Integration d'IPs DesignWare, USB, PCI.
Microprocesseur ARM7/9 IPs : DMA... |
||
|
Description RTL de blocs en VHDL et Verilog.
Integration d'IPs DesignWare, USB, PCI.
Microprocesseur ARM7/9 IPs : DMA... |
||
|
|
||
|
Création d'environnements de simulation, développement de testbenches, développement de tests pour les IPs et Top Level en VHDL et en C. Création d'espion et de blocs stimulis
NCsim
Modelsim
Co-vérification Hardware Axis (Verisity / Cadence)
ZeBu Accélération des temps de test et plateforme pouvant être fourni aux équipes d'intégration software, Firmware, L1... |
||
|
|
||
Scan insertion Design Compiler et Physical Compiler ATPG Tetramax
Inscan : scan insertion AMSAL : ATPG TPLG : Extension des protocoles TASS : Génération des testbenches et fichiers testeurs FCON : convertion de DUMP file de test fonctionnel en patterns
|
||
|
|
||
|
Synthèse Design Compiler STA Primetime Preuve formelle Formality
Ambit
|
||
|
|
||
|
Floorplanning & Place Physical Compiler Routing ASTRO Extraction Star RC-XT
Virtuoso
DRC & LVS Calibre |
||
|
|
||
 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
 |
|
© Dy
|
|
|
